

壹、發明名稱：(中文/英文)

中文發明名稱

擺動時脈產生電路及其方法

英文發明名稱

5 APPARATUS AND METHOD FOR GENERATING WOBBLE CLOCK

貳、申請人：

參、發明人：

肆、聲明事項：

伍、中文發明摘要：

- 10 本發明之擺動時脈產生電路包含有：一運算電路，接收擺動訊號，用來計算擺動訊號之每一週期間包含多少個一震盪訊號之週期數以得到一週期計數值，以及將一預定計數值與週期計數值比較以輸出一第一保護訊號；以及一鎖相電路，連結至運算電路，接收輸入訊號、擺動時脈訊號以及第一保護訊號，用以根據第一保護訊號決定是否調整擺動訊號以及擺動時脈訊號之同步。本發明之擺動時脈產生方法包含有：根據第一保護訊號決定是否比較擺動訊號以及擺動時脈訊號之相位用以輸出一控制訊號；根據控制訊號輸出一控制電壓；以及依據控制電壓調整一震盪訊號之頻率。
- 15

陸、英文發明摘要：

- 20 An apparatus for generating wobble clock comprising: an operation circuit., receiving a wobble signal and calculating cycles of an oscillating signal during a cycle of the wobble signal to derive a cycle value and comparing the cycle value and a preset cycle value to output a first protection signal; and a phase lock loop circuit, coupling to the operation circuit, receiving the wobble signal, the wobble clock and the first protection signal, determining whether synchronizing the wobble signal and the wobble clock according to the first protection signal. A method for generating wobble clock comprises: according to a first protection signal determining synchronizing phase of the wobble signal and the wobble clock to output a control signal; outputting a control voltage according to the control signal; and adjusting frequency of an oscillating signal according to the control signal.
- 25

30 柒、指定代表圖：

(一)本案指定代表圖為：第（ 四 ）圖。

(二)本代表圖之元件代表符號簡單說明：

80	擺動時脈產生電路	82	帶通濾波器
84、104	截波器	86	運算電路
88	鎖相電路	92	計數器
94	比較運算單元	96	相位-頻率比較器

捌、本案若有化學式時，請揭示最能顯示發明特徵的

5 化學式：

玖、發明說明：

【發明所屬之技術領域】

本發明提供一種光碟機之擺動時脈產生電路，尤指一種使用同一時脈源產生一擺動時脈與啓動一保護機制避免相位調變擺動訊號干擾的擺動時脈產生電路。

10 【先前技術】

在現代的資訊社會中，如何整理儲存大量的資訊，是資訊業界最關心的課題之一。在各種儲存媒介中，光碟片（optical disc）以其輕薄的體積，高密度的儲存容量，成為最普遍的高容量資料儲存媒介之一。然而，隨著多媒體技術的發展，由於一般的 CD 光碟片其容量大約僅有 650MB 左右，因此已經無法滿足業界的需求，所以業界便另提出新的光碟片規格以增加單一光碟片可儲存資料的容量，例如習知的多功能數位碟片（digital versatile disc, DVD），其大小與一般的 CD 光碟片相同，但是其容量卻遠大於 CD 光碟片。一般而言，多功能數位碟片一開始主要係應用於儲存影音資料，亦即習知的 DVD 影音光碟（DVD-Video disc），由於 DVD 影音光碟於一記錄層上可紀錄大約 4.7GB 的資訊，換句話說，至少可將兩小時的影片儲存於該記錄層上，所以隨著 DVD 影音光碟的普及，多功能數位碟片也逐漸地應用於其他領域中。由於單一多功能數位碟片即可紀錄大量的資料，因此一電腦系統即可經由單一多功能數位碟片來讀取所需的全部資料，亦

即相較於小容量的 CD 光碟片而言，該電腦系統便不需執行換片的繁雜操作來讀取所需資料。

圖一為光碟機之讀寫頭 (pick-up head) 31 讀取光碟片的示意圖。讀寫頭 31 上除了有讀取資料軌跡上記錄記號 30 的光接收器 (未顯示) 之外，還有四個感測器，Sa、Sb、Sc、Sd，用來讀取擺動軌跡中資訊。於圖一中，感測器 Sa 及 Sd 的位置對應於光碟片反射面上資料軌跡的溝槽，感測器 Sb 及 Sc 的位置則對應於擺動軌跡凸出於光碟片反射面的部份；因為溝槽與凸出部份的反射特性不同，感測器 Sa、Sb、Sc、Sd 感測到的雷射光反射量也不同。將感測器 Sa 至 Sd 的感測到的反射量相減並化成為電氣訊號，就可得到一擺動訊號。隨著光碟片轉動，讀寫頭 31 也會沿箭頭 32 的方向掠過光碟片的反射面，並順著軌道沿路拾取各感測器的量測值。固定在讀寫頭 31 上的感測器 Sa 至 Sd，就會隨讀寫頭 31 之移動而掠過擺動軌跡 28 的不同蜿蜒處，而得到不同的感測值。譬如說，當讀寫頭 31 到達位置 P1 時，本來在溝槽上方的感測器 Sa、Sd 會移動到擺動軌跡 28 凸出部份的上方；相對地本來在凸出部份上方的感測器 Sb、Sc，則會移動到溝槽上方，這樣兩感測器的感測值都會改變，將兩感測器感測值相減所得之擺動訊號也會隨之改變。所以，讀寫頭 31 便可經由擺動軌跡 28 而產生一擺動訊號 (wobble signal)，而該擺動訊號可經由一解碼程序讀出位址資料 (ADIP)。

如業界所習知，位址資料係以相位調變 (phase modulation, PM) 方式紀錄於擺動訊號中，而光碟片上的每二個記錄區會對應 93 個擺動週期，其中 8 個擺動週期係以相位調變方式來紀錄位址資料。由於位址資料係以相位調變方式紀錄於擺動訊號中，因此光碟機必須使用一位址資料解碼器 (ADIP decoder) 來擷取出該位址資料。請

圖二為習知類比位址資料解碼器 40 的示意圖。位址資料解碼器 40 包含有一延遲電路 (delay circuit) 42，一合成電路 (mixer) 44，一鎖相電路 (delay lock loop, DLL) 46，一除頻器

(frequency divider) 48，以及一 XOR 邏輯運算電路 50。首先，依據習知三角函數可知

$$\sin(\theta) * \cos(\theta) = \frac{1}{2} \sin(2\theta) \quad \text{方程式 (1)}$$

5 因此，當擺動訊號以 $\sin(\theta)$ 表示時，則依據方程式 (1) 可以得到 $0.5 * \sin(2\theta)$ ，如前所述，位址資料係以相位調變方式紀錄於擺動訊號中，所以當對應位址資料之擺動訊號產生 180 度的相位變化時，亦即擺動訊號此時係為 $\sin(\theta + 180^\circ)$ ，而依據上述方程式 (1) 可得到 $0.5 * \sin(2\theta + 360^\circ)$ ，即為 $0.5 * \sin(2\theta)$ ，所以便可依據
10 相位調變之擺動訊號來產生一非相位調變之擺動時脈。類比位址資料解碼器 40 係依據上述概念來產生該非相位調變之擺動時脈，並依據該擺動時脈來對該擺動訊號進行解碼的操作以讀出位址資料。

如圖二所示，訊號 S1 係為擺動訊號，而延遲電路 42 係用來延遲
15 訊號 S1 以產生訊號 S2，此外延遲電路 42 係延遲訊號 S1 達半個週期，亦即訊號 S2 與訊號 S1 之相位差為 90° ，若訊號 S1 以 $\sin(\theta)$ 表示，則訊號 S2 則為 $\sin(\theta + 90^\circ)$ ，亦即訊號 S2 對應 $\cos(\theta)$ 。合成電路 44 係用來對訊號 S1、S2 進行乘法運算以輸出訊號 S3，依據方程式 (1) 可知訊號 S3 係對應於 $0.5 * \sin(2\theta)$ ，亦即訊號 S3
20 的頻率係為訊號 S1 之頻率的兩倍。然後鎖相電路 46 便依據訊號 S3 來驅動訊號 S4 同步於訊號 S3，亦即鎖相電路 46 可輸出對應 $\sin(2\theta)$ 的訊號 S4，而除頻器 48 再處理訊號 S4 以產生頻率為訊號 S4 之一半的訊號 S5。請注意，訊號 S5 係為非相位調變之擺動時脈，而訊號 S1 係為相位調變之擺動訊號，因此當訊號 S5 與訊號 S1 經由 XOR
25 邏輯運算電路 50 進行一 XOR 邏輯運算後，便可解出訊號 S1 中產生相位變化之週期而取得位址資料 ADIP。由於類比電路無法準確地微分訊號 S1 來產生訊號 S2，因此必須透過延遲電路 42 來達到由 $\sin(\theta)$ 產生相對應 $\cos(\theta)$ 的運算，亦即延遲電路 42 需延遲訊號 S1 其半個週期，然而，若光碟片的轉速不斷變化，則由光碟片讀取

之訊號 S1 會改變其頻率，亦即延遲電路 42 必須不斷依據訊號 S1 之週期來調整其延遲訊號 S1 的大小，因此造成延遲電路 42 的電路複雜而不易設計與實作。

圖三為習知數位位址資料解碼器 60 的示意圖。位址資料解碼器 60 包含有一類比/數位轉換器 (analog-to-digital converter, ADC) 62，一微分運算電路 (differentiator) 64，一乘法器 (multiplier) 66，一鎖相電路 68，一除頻器 70，以及一 XOR 邏輯運算電路 72。數位位址資料解碼器 60 亦依據上述方程式(1)來產生該非相位調變之擺動時脈以用來對該擺動訊號進行解碼的操作。訊號 S1 係為類比的擺動訊號，因此類比/數位轉換器 62 係將類比訊號 S1 轉換為相對應的數位訊號 S2 以便後續的數位訊號處理 (digital signal processing)。微分運算電路 64 則對訊號 S2 進行微分運算以產生相對應訊號 S3，若類比的訊號 S1 係對應 $\sin(\theta)$ ，則經由類比/數位轉換器 62 進行取樣與量化後，數位的訊號 S2 亦可視為等效於 $\sin(\theta)$ ，因此 $\sin(\theta)$ 於微分處理後對應 $\cos(\theta)$ ，亦即訊號 S3 即對應於 $\cos(\theta)$ 。乘法器 66 係用來對訊號 S2、S3 進行乘法運算以輸出訊號 S4，依據方程式(1)可知訊號 S4 會對應於 $0.5 * \sin(2\theta)$ ，亦即訊號 S4 的頻率係為訊號 S2 之頻率的兩倍。然後鎖相電路 68 便依據訊號 S4 來驅動訊號 S5 同步於訊號 S4，亦即鎖相電路 68 可輸出對應 $\sin(2\theta)$ 的訊號 S5，而除頻器 70 可處理訊號 S5 以產生頻率為訊號 S5 之一半的訊號 S6。請注意，訊號 S2、S3、S4、S5、S6 係為數位訊號，其中訊號 S6 係對應非相位調變之擺動時脈，而訊號 S2 係為相位調變之擺動訊號，因此當訊號 S6 與訊號 S2 經由 XOR 邏輯運算電路 72 進行一 XOR 邏輯運算後，便可解出訊號 S2 中產生相位變化之週期而取得位址資料 ADIP。數位位址資料解碼器 60 於運作時，其係先將類比的擺動訊號數位化後再進行微分運算，因此類比/數位轉換器 62 與微分運算電路 64 必須具有極高的運算處理速度，且為了避免類比訊號轉換為數位訊號時產生失真，因此類比/數位轉換器 62 必須使用較多位元數來量化類比訊號，對於高倍速的 DVD+R 光碟機與 DVD+RW 光碟機而言，數位位址資料解碼器 60 的生產成本很高而影響 DVD+R 光碟機與 DVD+RW 光碟機的市場競爭力。

【發明內容】

因此本發明提供一種使用同一時脈源產生擺動時脈與啟動保護機制避免相位調變擺動訊號干擾的擺動時脈產生電路，以解決上述問題。

本發明之使用一相位調變之擺動訊號產生一非相位調變之擺動時脈訊號之時脈訊號產生裝置，包含有：一運算電路，接收擺動訊號，用來計算擺動訊號之每一週期間包含多少個一震盪訊號之週期數以得到一週期計數值，以及將一預定計數值與週期計數值比較以輸出一第一保護訊號；以及一鎖相電路，連結至運算

電路，接收擺動訊號以及第一保護訊號，用來接收擺動訊號以及第一保護訊號，用以產生擺動時脈，而擺動時脈會回授到鎖相電路的輸入端，根據第一保護之邏輯準位決定是否調整擺動時脈同步於擺動訊號。

- 5 本發明之使用一相位調變之擺動訊號產生一非相位調變之擺動時脈訊號之方法包含有：接收一擺動訊號以及一震盪訊號，計算輸入訊號之每一週期間包含多少個震盪訊號之週期數以得到一週期計數值；接著將一預定計數值與週期計數值比較以輸出一第一保護訊號；根據第一保護訊號決定是否比較擺動訊號以及擺動時脈訊號之相位用以輸出一控制訊號；根據控制訊號輸出一控制電壓；以及依
10 據控制電壓調整一震盪訊號之頻率。

- 本發明擺動時脈產生電路利用原先相位調變之擺動訊號來產生非相位調變之擺動時脈，且利用一運算電路計算該擺動訊號的週期長短以產生一保護訊號來避免擺動時脈之頻率受擺動訊號中相位調變週期所干擾。此外，本發明擺動時脈
15 產生電路之壓控振盪器所輸出高頻訊號係經由除頻後產生該擺動時脈，同時該高頻訊號另輸入該運算電路之計數器以驅動該計數器計算該擺動訊號的週期長短，因此本發明擺動時脈產生電路並不需另設一時脈產生器輸出一參考時脈來驅動該計數器，所以可進一步地降低本發明擺動時脈產生電路的製造成本。

【實施方式】

- 20 請參閱圖四，圖四為本發明擺動時脈產生電路 80 的功能方塊示意圖。擺動時脈產生電路 80 包含有一帶通濾波器（band-pass filter, BPF）82，一截波器（slicer）84，一運算電路 86，以及一鎖相電路（phase lock loop, PLL）88。運算電路 86 包含有一計數器（counter）92 以及一比較運算單元 94。鎖相電路 88
25 包含有一相位-頻率比較器（phase-frequency detector, PFD）96，一迴路濾波器（loop filter）98，一壓控振盪器（voltage-controlled oscillator, VCO）100，一除頻器（frequency divider）102，以及一截波器 104。本實施例中，擺動時脈產生電路 80 主要係應用於一 DVD+R 光碟機或一 DVD+RW 光碟機。
30 對於符合 DVD+R 規格或 DVD+RW 規格的光碟片而言，其位址資料係以相位調變方式記錄於擺動訊號中，因此 DVD+R 光碟機或 DVD+RW 光碟機必須產生非相位調變之擺動時脈（wobble clock）來解出該位址資料，亦即擺動時脈產生電路 80 係用來產生所需的擺動時脈（亦即圖四所示之訊號 S5）以用來解碼（decode）

相位調變之擺動訊號（亦即圖四所示之訊號 S1）。本實施例中，帶通濾波器 82 具有高 Q 值（Q factor），用來於頻域（frequency domain）中大幅地衰減一主頻以外的訊號，亦即帶通濾波器 82 具有較佳（sharp）的頻率篩選特性，而帶通濾波器 82 處理訊號 S1 後產生訊號 S2。此外，訊號 S1 中對應相位調變之週期於經由帶通濾波器 82 處理後會造成相位遲滯的現象，且其頻率會不穩定地變動。然後，截波器 84 即用來將訊號 S2（弦波）轉換為相對應的訊號 S3（方波），然後同時輸出訊號 S3 至運算電路 86 以及鎖相電路 88。

對於鎖相電路 88 而言，相位-頻率比較器 96 會比較訊號 S3 與訊號 S6 之間頻率與相位的差量（difference）來輸出控制訊號 UP 與控制訊號 DN。當相位-頻率比較器 96 輸出控制訊號 UP 與控制訊號 DN 至迴路濾波器 98 時，迴路濾波器 98 便可依據控制訊號 UP 與控制訊號 DN 來輸出一直流控制電壓 Vc 至壓控振盪器 100，舉例來說，迴路濾波器 98 一般會包含有一電壓提昇電路（charge pump）與一低通濾波器，該電壓提昇電路會依據控制訊號 UP 與控制訊號 DN 來決定其輸出的電壓準位，最後該低通濾波器會處理該電壓準位以產生穩定的直流控制電壓 Vc。所以，壓控振盪器 100 便依據直流控制電壓 Vc 來控制其輸出之訊號 S4 的頻率。請注意，本實施例中，相較於訊號 S1，壓控振盪器 100 所產生的訊號 S4 相對地對應較高的頻率，舉例來說，依據 DVD+R 的規格以及 DVD+RW 的規格，擺動訊號（亦即訊號 S1）中一擺動週期的時間等於 32 個位元（channel bit）寫入至光碟片的時間，亦即當每一位元寫入至光碟片的時間等於 1T，則一擺動週期的時間會等於 32T，換句話說，本實施例中，若壓控振盪器 100 所產生之訊號 S4 的頻率為訊號 S1 之頻率的 32 倍，亦即若訊號 S1 的頻率於一倍速（1X）下為 817.5KHz，則訊號 S4 即為 26.16MHz。

已知相位-頻率比較器 96 會比較訊號 S3 與訊號 S6 之間頻率與相位的差量來輸出控制訊號 UP 與控制訊號 DN，亦即，訊號 S6 與訊號 S4 有關，所以為了使鎖相電路 88 可順利地運作，訊號 S4 需再經由除頻器 102 除頻後產生低頻的訊號 S5，所以，如上所述，當壓控振盪器 100 所產生之訊號 S4 的頻率為訊號 S1 之頻率的 32 倍時，除頻器 102 需控制訊號 S6 的頻率為訊號 S4 之頻率的 1/32，請注意，本實施例中，壓控振盪器 100 所產生之訊號 S4 的頻率不限定為訊號 S1

之頻率的 32 倍，所以若壓控振盪器 100 所產生之訊號 S4 的頻率為訊號 S1 之頻率的 k 倍時，除頻器 102 需控制訊號 S6 的頻率為訊號 S4 之頻率的 1/k。然後，截波器 104 再進一步地將訊號 S5（弦波）轉換為相對應的訊號 S6（方波）而迴授至相位-頻率比較器 96，如上所述，鎖相電路 88 可經由一迴授機制來不斷地校正訊號 S6 與訊號 S3 之間的頻率與相位誤差，直到訊號 S6 鎖定訊號 S3 而達到同相。此時，訊號 S5 即可用來作為擺動時脈以解碼訊號 S1，並擷取出訊號 S1 中以相位調變方式所紀錄的位址資料。此外，本實施例中，除頻器 102 係設置於鎖相電路 88 中，然而除頻器 102 亦可設置於鎖相電路 88 外，亦可達到對訊號 S4 進行除頻操作產生訊號 S5 的目的，均屬本發明之範疇。

10

鎖相電路 88 的運作敘述如下。舉例來說，若訊號 S6 的正緣（rising edge）提前於訊號 S3 的正緣前形成，則會觸發相位-頻率比較器 96 產生控制訊號 DN 以用來降低直流控制電壓 Vc，亦即降低訊號 S4 之頻率而因此等效地遞延訊號 S6 之下一次正緣的產生時間，用來修正目前訊號 S6 之相位領先訊號 S3 之相位的狀態，而當訊號 S3 的正緣稍後形成時，相位-頻率比較器 96 會觸發產生控制訊號 UP 的脈衝（impulse），並隨即同時重置控制訊號 UP、DN 而完成一次相位校正的操作；相反地，若訊號 S3 的正緣提前於訊號 S6 的正緣前形成，則會觸發相位-頻率比較器 96 產生控制訊號 UP 以用來提升直流控制電壓 Vc，亦即增加訊號 S4 之頻率而等效地提早訊號 S6 之下一回正緣的產生時間，用來修正目前訊號 S6 之相位落後訊號 S3 之相位的狀態，而當訊號 S6 的正緣稍後形成時，相位-頻率比較器 96 會觸發產生控制訊號 DN 的脈衝，並隨即同時重置控制訊號 UP、DN 而完成一次相位校正的操作。此外，當訊號 S6 與訊號 S3 同相時，訊號 S6 與訊號 S3 之正緣會同時觸發相位-頻率比較器 96 產生控制訊號 UP 與控制訊號 DN，並隨即重置控制訊號 UP 與控制訊號 DN，由於控制訊號 UP 與控制訊號 DN 係分別用來提升與降低直流控制電壓 Vc，且控制訊號 UP 與控制訊號 DN 被觸發的持續時間（duration）相同，因此當訊號 S6 與訊號 S3 同相時，鎖相電路 88 並不會校正直流控制電壓 Vc 來改變訊號 S3 的頻率，亦即會繼續地維持訊號 S3。

請注意，鎖相電路 88 亦可對應於負緣（falling edge）觸發或其他觸發機制，均可達到鎖定訊號 S6 的目的。

依據已知 DVD+R 與 DVD+RW 規格，對於讀取自光碟片的擺動訊號而言，一位址資料單元（ADIP unit）對應有 93 個擺動週期，其中 8 個擺動週期係以相位調變來紀錄同步單元（ADIP sync unit）或資料單元（ADIP data unit），另外的 85 個擺動週期並未經由相位調變，亦即該 8 個相位調變之擺動週期會使得訊號 S2 的頻率不穩定，若鎖相電路 88 依據頻率不穩定的訊號 S2 來控制訊號 S3 的頻率與相位，則最後必定會造成訊號 S3 亦不穩定。舉例來說，當鎖相電路 88 於該 85 個非相位調變之擺動週期的時段中完成鎖定正確相位與正確頻率的訊號 S6，而相對應的訊號 S5 便可用來進行訊號 S1 中位址資料的解碼操作，然而，當後續 8 個相位調變之擺動週期開始輸入擺動時脈產生電路 80 時，鎖相電路 88 的錯誤運作會於造成訊號 S6 的相位與頻率分別偏移其目標值，因此造成擺動時脈產生電路 80 無法持續地輸出穩定的訊號 S5。此外，若訊號 S6 的相位與頻率分別大幅地偏移其目標值，則鎖相電路 88 便需較長時間來重新鎖定所要的訊號 S6，亦即使得鎖相電路 88 的效能不彰。所以，對於運算電路 86 而言，其主要目的係提供一保護機制以避免鎖相電路 88 於接收到頻率不穩定的訊號 S3（亦即訊號 S3 中對應相位調變的週期）時驅動訊號 S6 同相於訊號 S3。

本實施例中，壓控振盪器 100 所產生之高頻的訊號 S4 會輸入計數器 92，而計數器 92 則依據訊號 S4 之週期來計算訊號 S3 之每一週期中，訊號 S4 之正緣或負緣觸發計數器 92 的總次數，亦即計數器 92 係用來計算訊號 S3 之每一週期中包含有多少個訊號 S4 的週期，因此便可依據計數器 92 輸出的計數值 PRD 來判斷訊號 S3 之每一週期的長短，以便決定是否啟動或結束該保護機制。所以，比較運算單元 94 使用來判斷對應計數值 PRD 之大小是否位於一預定數值範圍中，同時比較運算單元 94 累計計數值 PRD 連續未位於該預定數值

範圍內之次數以決定是否輸出保護訊號 PRDNC1 至相位-頻率比較器 96，用來啟動該保護機制以驅動相位-頻率比較器 96 停止輸出控制訊號 UP、DN，由於迴路濾波器 98 此時沒有接收控制訊號 UP、DN，所以直流控制電壓 V_c 仍會維持不變，換句話說，壓控振盪器 100 仍會保持 (hold) 目前產生的訊號 S3 而不會對訊號 S3 之頻率進行任何校正運作。

訊號 S2 係經由截波器 84 以一截波準位 (slice level) 轉換為相對應訊號 S3，然而，訊號 S2 則由光碟片所讀取之擺動訊號 (亦即訊號 S1) 經由帶通濾波器 82 處理所產生，如業界所習知，訊號 S1 中相位調變之週期經由高 Q 值的帶通濾波器 82 處理後，最後會造成訊號 S2 的頻率於一較長時段中產生波動而不穩定，換句話說，雖然訊號 S1 中僅有 8 個週期以相位調變來紀錄位址資料，然而經由高 Q 值的帶通濾波器 82 處理後，該 8 個以相位調變之週期會持續影響後續複數個週期，例如該 8 個以相位調變之週期可能造成訊號 S2 中大約 8~30 個左右的週期不穩定。另外，當訊號 S6 與訊號 S3 同相時，由於本實施例中，訊號 S4 的頻率係為訊號 S3 之頻率的 32 倍，所以當計數器 92 被訊號 S4 驅動來計數訊號 S3 時，訊號 S3 中穩定的週期理應會對應數值趨近 32 的計數值 PRD。然而，受訊號 S1 中相位調變週期影響之 8~30 個不穩定的週期則會對應數值大幅偏離 32 的計數值 PRD，因此便可依據是否存在連續 8~30 個數值偏離 32 的計數值 PRD 來判斷訊號 S5 即為所要的擺動時脈。請注意，由於訊號 S4 的頻率係為訊號 S3 之頻率的 N 倍，所以當計數器 92 依據訊號 S4 來計數訊號 S3 時，訊號 S3 中未受訊號 S1 之相位調變週期影響的週期所對應的計數值 PRD 應等於或趨近 N，然而於實際操作時需考慮誤差的影響，例如壓控振盪器 100 輸出的訊號 S4 會因為元件特性等因素影響而輕微地變動，因此若一計數值 PRD 介於 $N \pm \Delta n$ 時，其相對應週期便視為一非相位調變的週期。相反地，若一計數值 PRD 並非介於 $N \pm \Delta n$ 時，其相對應週期便視為受訊號 S1 中相位調變週期的影響而不穩定。舉例來說，本實施例中，若計數值 PRD 不大於 33 以及不小於 31 時 ($31 \leq \text{PRD} \leq 33$)，其相對應週期便視為一非相位調變的週期。

請參閱圖五，圖五為圖四所示之運算電路 86 的操作示意圖。由上而

下分別代表計數值 PRD，保護訊號 PRDNC1，以及時間 Time。如圖五所示，於時間 T1 時，計數器 92 完成一週期的計數運算，並且輸出至比較運算單元 94 的計數值 PRD 為 38。此外，比較運算單元 94 會開始統計計數值 PRD 連續受訊號 S1 中相位調變週期影響之次數是否介於 8~30 之間，請注意，被影響的複數個計數值 PRD 中亦有可能會不大於 33 以及不小於 31，例如於時間 T2 時，計數器 92 輸出至比較運算單元 94 的計數值 PRD 為 31，爲了避免誤判訊號 S3 受訊號 S1 中相位調變週期影響的週期數，所以本實施例係以連續複數個（例如 3 個）計數值 PRD 均不大於 33 以及不小於 31 時，比較運算單元 94 才判斷訊號 S3 已不受訊號 S1 中相位調變週期所影響。因此，雖然計數器 92 於時間 T3 輸出至比較運算單元 94 的計數值 PRD 為 33，但是計數器 92 隨即於時間 T4 輸出至比較運算單元 94 的計數值 PRD 卻為 27，亦即訊號 S3 目前仍受訊號 S1 中相位調變週期所影響而不穩定。如圖五所示，於時間 T5 後的時段中，比較運算單元 94 於時間 T6 時連續偵測到 3 個計數值 PRD 均不大於 33 以及不小於 31，因此，比較運算單元 94 便判斷訊號 S3 已不再受訊號 S1 中相位調變週期所影響，並且至時間 T5 時已有連續 9 個週期受訊號 S1 中相位調變週期所影響，由於連續 9 個計數值 PRD（介於 8~30 個計數值）均不大於 33 以及不小於 31，所以比較運算單元 94 便判斷鎖相電路 88 此時有可能已經鎖定訊號 S3 與訊號 S6 同步，所以需啓動保護機制避免鎖相電路 88 後續受訊號 S3 中相位調變之週期影響而錯誤地調整訊號 S4 的頻率。假設時間 T6~T7 間，計數值 PRD 均不大於 33 以及不小於 31，直到時間 T8 時，計數器 92 輸出至比較運算單元 94 的計數值 PRD 為 38 而大於 33，此時比較運算單元 94 會立即觸發保護訊號 PRONC1，因此相位-頻率比較器 96 由於保護訊號 PRONC1 而中斷輸出控制訊號 UP、DN，所以直流控制電壓 Vc 便維持不變，因而使得壓控振盪器 100 不會調整目前輸出的訊號 S4，換句話說，鎖相電路 88 於時間 T8 時無法依據訊號 S3 來進一步地調整訊號 S6。同樣地，爲了避免誤判訊號 S3 受訊號 S1 中相位調變週期影響的週期數，所以本實施例係以連續複數個（例如 3 個）計數值 PRD 均不大於 33 以及不小於 31 時，比較運算單元 94 才判斷訊號 S3 已不受訊號 S1 中相位調變週期所影響而進入穩定狀態。於圖五中，雖然於時間 T9 後，計數值 PRD 已不大於 33 以及不小於 31，而直到時間 T10 時，由於連續 3 個計數值 PRD 均不大於 33 以及不小於 31，因此比較運算單元 94 才正式判斷訊號 S3 已不受訊號 S1 中相位調變週期所影響，並重置保

護訊號 PRDNC1，此時，相位-頻率比較器 96 便可繼續運作以依據訊號 S3、S6 之間的頻率與相位關係來輸出控制訊號 UP、DN。由於比較運算單元 94 已啟動保護機制，所以於時間 T10 後，若計數值 PRD 大於 33 或小於 31，則比較運算單元 94 隨即觸發保護訊號 PRDNC1，該保護機制的運作如上所述而不再重複贅述。

此外，若保護訊號 PRDNC1 於時間 T10 重置後，比較運算單元 94 於時間 T8~T9 間所累計之受訊號 S1 中相位調變週期影響的週期數若小於 8，則表示光碟片受震動等因素影響而轉速不穩，由於訊號 S3 受影響，並進一步地改變訊號 S6 的頻率與相位，所以比較運算單元 94 必須停止前述保護機制，以便訊號 S6 可經由鎖相電路 88 驅動來重新鎖定訊號 S3，然後重複上述啟動保護機制的操作。另外，若保護訊號 PRDNC1 於時間 T8 觸發後，比較運算單元 94 於時間 T8~T9 間所累計之受訊號 S1 中相位調變週期影響之週期數大於 30，則表示光碟片亦可能受震動等因素影響而轉速不穩，由於訊號 S3 受影響，並進一步地改變訊號 S6 的頻率與相位，所以比較運算單元 94 亦必須停止前述保護機制，以便訊號 S6 可經由鎖相電路 88 驅動以重新鎖定訊號 S3。舉例來說，若比較運算單元 94 於時間 T9 時判斷目前累計之受訊號 S1 中相位調變週期影響之週期數已大於 30，則於時間 T9 時隨即重置保護訊號 PRDNC1，並同時取消該保護機制，然後再重複執行上述啟動保護機制的操作。綜合上述，當保護機制啟動後，若比較運算單元 94 累計受訊號 S1 中相位調變週期影響的週期數非介於 8~30 之間，則表示先前啟動該保護機制的操作係錯誤的運作，因此必須停止目前所執行的保護機制，並重新進行判斷是否啟動保護機制的操作程序。

如圖四所示，訊號 S3 係直接輸入相位-頻率比較器 96，然而，另一方面，訊號 S3 亦需經由運算電路 86 處理後才可產生所要的保護訊號 PRDNC1 至相位-頻率比較器 96，換句話說，要產生對應訊號 S3 的保護訊號 PRDNC1，計數器 92 必須完成計算計數值 PRD 的操作，以及比較運算單元 94 必須完成判斷計數值 PRD 以決定是否輸出保護訊號 PRDNC1 的操作，換句話說，頻率不穩定之訊號 S3 開始輸入相位-頻率比較器 96 的時序 (timing) 可能會早於比較運算單元

94 開始觸發相對應保護訊號 PRDNC1 的時序，所以於保護訊號 PRDNC1 開始保護訊號 S6 避免受相位調變之擺動訊號影響之前，不穩定的訊號 S3 已經輸入相位-頻率比較器 96 而影響鎖相電路 96 所產生的訊號 S5。爲了解決上述問題，本發明擺動時脈產生電路 80

5 另應用一提早保護機制，其操作敘述如下。依據 DVD+R 與 DVD+RW 的規格，光碟片上兩記錄區會對應 93 個擺動週期，亦即一位址資料單元係由 93 個擺動週期構成，其中 8 個擺動週期係經由相位調變來紀錄所要的位址資料，而其餘 85 個擺動週期並未應用相位調變，因此本實施例主要係利用相位調變之擺動訊號（亦即訊號 S1）中 85 個
10 未相位調變之擺動週期來產生非相位調變之擺動訊號（亦即訊號 S4），而訊號 S4 經由除頻器 102 所產生的訊號 S5 便可用來與相位調變之訊號 S1 進行 XOR 邏輯運算以解出位址資料。所以，若本發明擺動時脈產生電路 80 所產生的訊號 S5 可正確地地解出一位址資料單元中 8 個擺動週期所對應的位址資料，則依據 DVD+R 與 DVD+RW
15 的規格，後續 85 個擺動週期應與訊號 S5 同相，然後下一位址資料單元的相位調變週期便會開始輸入擺動時脈產生電路 80。因此，當擺動時脈產生電路 80 所輸出的訊號 S5 可解出一位址資料單元中的資料時，便可預測下一位址資料單元開始的時序，然後於下一位址資料單元開始的時序前停止相位-頻率比較器 96 輸出控制訊號 UP、DN
20 而達到提早保護的目的。

請參閱圖六，圖六爲圖四所示之擺動時脈產生電路 80 應用於一光碟存取系統 110 之示意圖。光碟存取系統 110 包含有一光碟片 112，一讀寫頭（pick-up head）114，一擺動時脈產生電路 80，
25 以及一位址資料解碼電路（ADIP decoder）116。讀寫頭 114 可讀取光碟片上所設置的擺動軌跡而產生相位調變的擺動訊號（亦即訊號 S1）。如前所述，擺動時脈產生電路 80 可依據相位調變的訊號 S1 產生非相位調變的擺動訊號（亦即訊號 S5），而位址資料解碼電路 116 便可使用訊號 S5 來解出訊號 S1 中所紀錄的位址資料（ADIP），
30 舉例來說，對訊號 S5 與訊號 S1 進行 XOR 邏輯運算即可解出原本以

相位調變來紀錄的位址資料，亦即訊號 S1 中每 93 個擺動週期讀出同步單元或資料單元。此外，由於已知每 93 個擺動週期（對應一位址資料單元）中，8 個對應相位調變之擺動週期後會跟隨 85 各非相位調變之擺動週期，所以位址資料解碼電路 116 於解碼訊號 S1 的運算過程中，便可事先預測下一位址資料單元開始的第一個擺動週期何時會出現，請注意，該第一個擺動週期即會產生 180° 的相位變化。因此，由圖四可知保護訊號 PRDNC1 亦依據訊號 S3 而產生，而位址資料單元開始的第一個擺動週期輸入相位-頻率比較器 96 會早於保護訊號 PRDNC1 開始保護鎖相電路 88 的時間，所以可能造成鎖相電路 88 誤動而影響原本相位與頻率正確的訊號 S3。本實施例中，當鎖相電路 88 產生的訊號 S5 可使位址資料解碼電路 116 成功地解碼複數個位址資料單元後，位址資料解碼電路 116 便會預測下一位址資料單元之第一個擺動週期何時出現，並於該下一位址資料單元開始輸入擺動時脈產生電路 80 的時序前一預定時段即觸發一保護訊號 PRDNC2 至相位-頻率比較器 96，亦即保護訊號 PRDNC2 此時取代原先保護訊號 PRDNC1 保護鎖相電路 88 的功能。

另外，當比較運算單元 96 重置保護訊號 PRDNC1 時，保護訊號 PRDNC2 亦會重置以使鎖相電路 88 可正常地運作。另外，當上述提早保護的機制啟動後，若鎖相電路 88 輸出的訊號 S5 無法使位址資料解碼電路 116 正確地預測一位址資料單元形成的時序，亦即位址資料解碼電路 116 依據前一位址資料單元來預測下一位址資料單元之第一個擺動週期應於時間 T 時產生，然而該第一個擺動週期實際上卻於時間 T' 時產生，換句話說，鎖相電路 88 輸出的訊號 S5 有問題，所以，本實施例中，位址資料解碼電路 116 便會停止提前保護的機制。請參閱圖七，圖七為對應圖七所示光碟存取系統 110 之狀態機 120 (state machine) 的操作示意圖。狀態機 120 包含有一未保護狀態 122，一保護狀態 124，以及一提早保護狀態 126。當光碟存取系統 110 啟動時，其係處於未保護狀態 122，此時鎖相電路 88 開始驅動訊號 S6 之頻率朝訊號 S3 之頻率趨近，並同時校正訊號 S6 與訊號 S3 之間的相位差。當條件 A 成立時，則由未保護狀態 122 進

入保護狀態 124。亦即，當比較運算單元 94 連續接收到 k 個數值偏離一預定值 m 的計數值 PRD，其中 k 係介於一預定範圍中，例如 $8 \leq k \leq 30$ ，而 m 係為訊號 S6、S3 同相時，訊號 S4 之頻率對應於訊號 S3 之頻率的倍數，則會由未保護狀態 122 進入保護狀態 124。

5

對於保護狀態 124 而言，若計數值 PRD 之數值偏離預定值 m ，則比較運算單元 94 隨即觸發保護訊號 PRDNC1 以驅動相位-頻率比較器 96 中斷輸出控制訊號 UP、DN。當處於保護狀態 124 時，若條件 B 成立，亦即比較運算單元 94 連續接收到 i 個數值偏離該預定值 m 的計數值 PRD，其中 i 未係介於該預定範圍中，例如 $i < 8$ 或 $i > 30$ ，則由保護狀態 124 回到未保護狀態 122；此外，當條件 C 成立時，亦即位址資料解碼電路 116 可使用擺動時脈產生電路 80 輸出的訊號 S5 來正確地解碼訊號 S1 中以相位調變之一位址資料單元，且位址資料解碼電路 116 所預測之下一位址資料單元的時序係為正確無誤，亦即位址資料解碼電路 116 可正確地預測下一位址資料單元之相位調變週期開始出現的時間，則由保護狀態 124 進入提早保護狀態 126。

對於提早保護狀態 126 而言，由於位址資料解碼電路 116 可正確地預測下一位址資料單元之相位調變週期開始出現的時間，因此於訊號 S3 受訊號 S1 中相位調變週期影響而開始輸入相位-頻率比較器 96 前，位址資料解碼電路 116 會提早觸發保護訊號 PRDNC2 至相位-頻率比較器 96 以中斷相位-頻率比較器 96 輸出控制訊號 UP、DN。當處於提早保護狀態 126 時，若條件 D 成立，亦即位址資料解碼電路 116 所預測之下一位址資料單元的時序係為錯誤的，換句話說，位址資料解碼電路 116 無法正確地預測下一位址資料單元之相位調變週期開始出現的時間，則會由提早保護狀態 126 回到保護狀態 124。

30 綜合上述，當訊號 S6 與訊號 S3 同相時，會由未保護狀態 122

進入保護狀態 124，並啟動保護訊號 PRDNC1 的保護機制；當訊號 S5 穩定而使位址資料解碼電路 116 可正確地解碼訊號 S1 中以相位調變之位址資料單元，並可正確地預測下一位址資料單元之相位調變週期開始出現的時間時，會進一步地由保護狀態 124 進入提早保護狀態 126，同時啟動保護訊號 PRDNC2 的提前保護機制，所以擺動時脈產生電路 80 經由未保護狀態 122，保護狀態 124，以及提早保護狀態 126 所構成的狀態機 120 來達到驅動訊號 S6 同步於訊號 S3，並且穩定地輸出訊號 S5 至位址資料解碼電路 116 以正確地解碼訊號 S1 的目的。

相較於習知技術，本發明擺動時脈產生電路利用原先相位調變之擺動訊號來產生非相位調變之擺動時脈，而該擺動訊號包含有相位調變之擺動週期與非相位調變之擺動週期，因此當本發明擺動時脈產生電路應用鎖相電路來鎖定該擺動時脈同相於該非相位調變之擺動週期時，本發明擺動時脈產生電路會使用一運算電路計算該擺動訊號的週期長短以產生一保護訊號，用來於該相位調變之擺動週期輸入該鎖相電路時暫停該鎖相電路的運作以維持該擺動訊號。此外，該鎖相電路之壓控振盪器所輸出高頻訊號係經由除頻後產生該擺動時脈，同時該高頻訊號另輸入該運算電路之計數器以驅動該計數器計算該擺動訊號的週期長短，因此本發明擺動時脈產生電路並不需另設一時脈產生器以輸出一參考時脈來驅動該計數器，所以可降低本發明擺動時脈產生電路的製造成本。另外，當該擺動時脈可成功地解出該擺動訊號中以相位調變方式紀錄的位址資料時，本發明擺動時脈產生電路可另啟動一提前保護機制來進一步地控制該鎖相電路穩定地鎖定該擺動時脈而不受相位調變之擺動訊號的干擾。總而言之，不管該相位調變之擺動訊號如何變動，本發明擺動時脈產生電路都可動態地依據該擺動訊號產生所需之非相位調變的擺動時脈。此外，本發明擺動時脈產生電路的電路架構十分簡單而易於實施，且其製造成本低廉，並可應用任何的 DVD+R 光碟機或 DVD+RW 光碟機中。

【圖式簡單說明】

圖式之簡單說明

圖一為光碟機之讀寫頭讀取光碟片的示意圖。

圖二為習知類比位址資料解碼器的示意圖。

圖三為習知數位位址資料解碼器的示意圖。

圖四為本發明擺動時脈產生電路的功能方塊示意圖。

圖五為圖四所示之運算電路的操作示意圖。

圖六為圖四所示之擺動時脈產生電路應用於一光碟存取系統之示意

圖。

圖七為對應圖六所示光碟存取系統之狀態機的操作示意圖。

圖式之符號說明

30	記錄記號	31、114	讀寫頭
34a、34b、34c	擺動訊號	40	類比位址資料解碼器
42	延遲電路	44	合成電路
46、68、88	鎖相電路	48、70、102	除頻器
50、72	XOR 邏輯運算電路	60	數位位址資料解碼器
62	類比/數位轉換器	64	微分運算電路
66	乘法器	80	擺動時脈產生電路
82	帶通濾波器	84、104	截波器
86	運算電路	92	計數器
94	比較運算單元	96	相位-頻率比較器
98	迴路濾波器	100	壓控振盪器
116	位址資料解碼電路		

5 拾、申請專利範圍：

1. 一種時脈訊號產生裝置，用來依據一相位調變之輸入訊號以產生一非相位調變之目標時脈訊號，該時脈訊號產生電路包含有：
一運算電路，接收該輸入訊號，用來計算該輸入訊號之每一週期間包含多少個一震盪訊號之週期數以得到一週期計數值，以及將一預定計數值與該週期計數值比較以輸出一第一保護訊號；以及
一鎖相電路，連結至該運算電路，接收該輸入訊號以及該第一保護訊號，用來接收該輸入訊號該第一保護訊號，用以產生該目標時脈訊號，而該目標時脈訊號會回授至該鎖相電路之輸入端，根據該第一保護訊號之邏輯準位決定是否調整該目標時脈訊號同步於該輸入訊號；
其中該目標時脈訊號是根據該震盪訊號產生，且其中當第一保護訊號對應於一第一邏輯準位時比較該輸入訊號與該目標時脈訊號來調整該目標時脈訊號同步於該輸入訊號，以及當該第一保護訊號對應於一第二邏輯準位時以不調整該目標時脈訊號同步於該輸入訊號之方式維持該目標時脈訊號。

2. 如申請專利範圍第 1 項所述之時脈訊號產生裝置，其中該運算電路包含有：
一計數器，用以根據該輸入訊號之週期對該震盪訊號計數，以得到該計數週期值；
一比較運算單元，連結至該計數器，用以將該計數週期值與該預定計數值比較，根據比較之結果以調整該第一保護訊號之邏輯位準。
3. 如申請如申請專利範圍第 2 項所述之時脈訊號產生裝置，其中該鎖相電路包含有：
一相位-頻率比較器，連結至該比較運算單元，用來比較該輸入訊號以及該目標時脈訊號之相位，並根據比較之結果輸出一控制訊號，其中根據該第一保護訊號之邏輯位準決定是否比較該輸入訊號以及該目標時脈訊號之相位；
一迴波濾波器，連結至該相位-頻率比較器，用以該據該控制訊號輸出一控制電壓；以及
一壓控振盪器，連結於該迴路濾波器，用來根據該控制電壓調整所產生該震盪訊號之頻率。
4. 如申請專利範圍第 3 項所述之時脈訊號產生裝置，其中更包含一除頻器，連接至該壓控震盪器，用以除頻該震盪訊號以產生該目標時脈訊號。
5. 如申請專利範圍第 4 項所述之時脈訊號產生裝置，其中更包含一第二截波器，連結於該除頻器與該相位-頻率比較器，用以截波該目標時脈訊號。
6. 如申請專利範圍第 3 項所述之時脈訊號產生裝置，其中更包含有：
一帶通濾波器，用以在該輸入訊號輸入該運算電路以及該鎖相電路前，控制該輸入訊號對應於一預定頻率範圍；以及
一第一截波器，其輸入端連結至該帶通濾波器，其輸出端分別連結至該運算電路之該計數器以及該鎖相電路之該相位-頻率比較器，用以截波該輸入訊號。
7. 如申請專利範圍第 3 項所述之時脈訊號產生裝置，其中該迴路濾波器包含有：
一電壓提升電路，用以根據該控制訊號決定該控制電壓的準位；以及
一低通濾波器，用以產生穩定的控制電壓。
8. 如申請專利範圍第 1 項所述之時脈訊號產生裝置，其中若該週期計數值與該預定計數值之差量不大於一臨界值，則該第一保護訊號會對應該第一邏輯準位。
9. 如申請專利範圍第 1 項所述之時脈訊號產生電路，其中若該週期計數值與該

預定計數值之差量大於一臨界值且連續數次，則該第一保護訊號會對應該第一邏輯準位。

10. 如申請專利範圍第 1 項所述之時脈訊號產生電路，其中若該週期計數值與預定計數值之差量大於一臨界值，則該第一保護訊號會對應該第二邏輯準位。

11. 如申請專利範圍第 1 項所述之時脈訊號產生電路，其中若該週期計數值與該預定計數值之差量大於一臨界值且連續數次，則該第一保護訊號會對應該第二邏輯準位。

12. 如申請專利範圍第 1 項所述之時脈訊號產生電路，其中該輸入訊號為一光碟片之擺動訊號，而該目標時脈訊號為一擺動時脈。

13. 如申請專利範圍第 1 項所述之時脈訊號產生電路，其中該時脈產生電路可應用於一光碟機，而該光碟機可為 DVD+R 光碟機或一 DVD+RW 光碟機。

14. 如申請專利範圍第 13 項所述之時脈訊號產生電路，其中該光碟機包含一位址資料解碼電路，用以預測該輸入訊號形成相位調變之週期之時序，並於該時序前一預定時段產生一第二保護訊號來控制不調整該目標時脈訊號同步於該輸入訊號，用以維持該目標時脈訊號。

15. 一種時脈訊號產生方法，用來依據一相位調變之輸入訊號產生一非相位調變之目標時脈訊號，該時脈訊號產生方法包含有：

根據一第一保護訊號決定是否比較該輸入訊號以及該目標時脈訊號之相位用以輸出一控制訊號；

根據該控制訊號輸出一控制電壓；以及

依據該控制電壓調整一震盪訊號之頻率；

其中根據對應該輸入訊號之每一週期對該震盪訊號之週期計數，以得到一週期計數值，將該週期計數值與一預定週期值比較後產生該第一保護訊號。

16. 如申請專利範圍第 15 項所述之時脈訊號產生方法，其中更包含：

接收該輸入訊號以及該震盪訊號，計算該輸入訊號之每一週期間包含多少個該震盪訊號之週期數以得到該週期計數值；以及

將該預定計數值與該週期計數值比較以輸出該第一保護訊號。

17. 如申請專利範圍第 15 項所述之時脈訊號產生方法，其中更包含除頻該震盪訊號以得到該目標時脈訊號。

18. 如申請專利範圍第 15 項所述之時脈訊號產生方法，其中更包含在該輸入訊號輸入前，使得該輸入訊號於一預定頻率範圍並截波該輸入訊號。
- 5 19. 如申請專利範圍第 15 項所述之時脈訊號產生方法，其中更包含再比較該輸入訊號以及該目標時脈訊號前，截波該目標時脈訊號。
- 10 20. 如申請專利範圍第 15 項所述之時脈訊號產生方法，其中當該第一保護訊號對應於一第一邏輯準位時，比較該輸入訊號與該目標時脈訊號來調整該目標時脈訊號同步於該輸入訊號，反之當該第一保護訊號對應於一第二邏輯準位時，以不調整該目標時脈訊號同步於該輸入訊號之方式維持該目標時脈訊號。
- 15 21. 如申請專利範圍第 20 項所述之時脈訊號產生方法，其中若該週期計數值與該預定計數值之差量不大於一臨界值，則該第一保護訊號會對應該第一邏輯準位。
- 20 22. 如申請專利範圍第 20 項所述之時脈訊號產生方法，其中若該週期計數值與該預定計數值之差量不大於一臨界值且連續數次，則該第一保護訊號會對應該第一邏輯準位。
- 25 23. 如申請專利範圍第 20 項所述之時脈訊號產生方法，其中若該週期計數值與預定計數值之差量大於一臨界值，則該第一保護訊號會對應該第二邏輯準位。
24. 如申請專利範圍第 20 項所述之時脈訊號產生方法，其中若該週期計數值與該預定計數值之差量大於一臨界值且連續數次，則該第一保護訊號會對應該第二邏輯準位。
- 30 25. 如申請專利範圍第 15 項所述之時脈訊號產生方法，其中該輸入訊號為一光碟片之擺動訊號，而該目標時脈訊號為一擺動時脈。
- 35 26. 如申請專利範圍第 15 項所述之時脈訊號產生方法，其中該時脈訊號產生方法可應用於一光碟機中，而該光碟機可為一 DVD+R 光碟機或一 DVD+RW 光碟機。
27. 如申請專利範圍第 26 項所述之時脈訊號產生方法，其中更包含使用預測該輸入訊號形成相位調變之週期之時序，並於該時序前一預定時段產生一第二保護訊號來控制不調整該目標時脈訊號同步於該輸入訊號，用以維持該目標時脈訊號。

28. 如申請專利範圍第 27 項所述之時脈訊號產生方法，其中更包含：
當無法預測該擺動訊號形成該相位調變之週期之時序時，停止輸出該第二保護訊號。

拾壹、圖式：